|
|
|
|
|
이페이지의 저작권은 |
||
|
제목: MIPS 소개 |
저자에게 있습니다 |
|
|
저자: 정재준(rgbi3307@nate.com) |
최근수정일:2009-01-18 |
|
|
|
|
|
참조:
MIPS 정보1: http://www.langens.eu/tim/ea/mips_en.php
MIPS 정보2: http://logos.cs.uic.edu/366/notes/index.html
운영체제 강의자료: http://www.cs.rochester.edu/u/sandhya/csc252/
MIPS 어셈블리언어: http://chortle.ccsu.edu/AssemblyTutorial/index.html#Appendix
기술서적:
하드웨어: (아마존 $38, 교보 \47,000, 번역서 \20,000)
http://www.amazon.com/Designing-Embedded-Hardware-John-Catsoulis/dp/0596007558/ref=pd_sim_b_1
ARM 개발자 가이드: (아마존 $63)
리눅스 디바이스 드라이버: (아마존 $36)
MIPS 란?
|
MIPS(Microprocessor without Interlocked Pipeline Stages)는 RISC 프로세서를 기반으로 하여 스탠포드 대학교의 John L. Hennessy에 의해서 발표되었다. 1984년에 Hennessy는 MIPS 컴퓨터 시스템을 결성하여 R2000 이라는 첫번째 제품을 개발하고, 1988년에는 좀더 향상된 R3000을 발표한다. R2000과 R3000은 둘다 32비트로 디자인 되었으며, 이후에는 64비트 CPU인 R4000을 내놓는다. 현재, MIPS 컴퓨터 시스템은 가장 큰 고객이었던 SGI(Silicon Graphics)에 의해서 인수되어 MIPS 테크놀러지로 사명이 변경되었다. MIPS는 1970년대 후반에 개발된 RISC(Reduced Instruction Set Computer) 프로세서를 기반으로 하여 명령어는 줄이고, 레지스터들을 더 많이 사용하여 load/store에 의한 메모리 접근을 줄여서 CISC(Complex Instruction Set Computer)에 비해서 빠르게 동작한다. MIPS는 파이프라인(Pipelines)을 사용하여 RISC를 개선했으며, 파이프라인은 하나의 명령이 수행되는 동안, load/store를 연이어서 수행하므로 프로세서의 성능을 높여준다. 현재 MIPS는 DVD 플레이어, 네트워크 장비, 휴대용 기기, 휴대용 비디오 게임기등의 다양한 분야에서 활용되고 있다. |
MIPS 메모리
|
오늘날 대부분의 컴퓨터들은 데이터를 8비트(1바이트, 문자기록의 기본단위) 단위로 메모리에 저장한다. MIPS는 0x00000000 에서 0xFFFFFFFF 범위에 해당하는 32비트 주소 공간을 가지고 있다. (2^32 = 4GBytes) 메모리에는 프로그램 명령어들과 데이터들이 저장된다. MIPS는 아래와 같이 메모리 공간을 예약하여 사용한다.
|
MIPS 레지스터들
|
MIPS는 아래와 같이 32개의 범용 레지스터들을 가지고 있다.
레지스터 사용예 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
lw $t0, num1 #메모리 num1에 있는 word(32비트)를
레지스터 $t0로 Load add $t0, $t3, $t4 # $t0 := $t3 + $t4 |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
MIPS 프로그램 구조(Assembly
Language)
|
# 주석문에는 샵기호를
붙인다. #
filename.s # 이 파일은
MIPS 어셈블리 언어 프로그램의 구조이다. .data # 이 라인 다음부터 데이터 변수들을 선언한다. .text # 이 라인 다음부터 명령어들을 코딩한다. main: # 명령 코드가 첫번째로 시작되는 지점이다. |
MIPS 어셈블리
|
Instruction |
Operands |
Description |
|
add |
d,s,t |
d <-- s+t ; with overflow trap |
|
addu |
d,s,t |
d <-- s+t ; without overflow trap |
|
addi |
d,s,const |
d <-- s+const ; with overflow trap
const is 16-bit two's comp |
|
addiu |
d,s,const |
d <-- s+const ; without overflow trap
const is 16-bit two's comp |
|
and |
d,s,t |
d <-- bitwise AND of s with t |
|
andi |
d,s,const |
d <-- bitwise AND of s with const |
|
beq |
s,t,addr |
branch if s == t A branch delay slot follows the instruction. |
|
bgez |
s,addr |
Branch if the two's comp. integer in register s is >= 0 A branch delay slot follows the instruction. |
|
bltz |
s,addr |
Branch if the two's comp. integer in register s is < 0 A branch delay slot follows the instruction. |
|
bne |
s,t,addr |
branch if s != t A branch delay slot follows the instruction. |
|
div |
s,t |
lo <-- s div t ; hi <-- s mod t two's comp.
operands |
|
divu |
s,t |
lo <-- s div t ; hi <-- s mod t unsigned
operands |
|
j |
target |
after a delay of one machine cycle, PC <-- address
of target |
|
lb |
d,off(b) |
d <-- Sign-extended byte from
memory address b+off off is 16-bit
two's complement |
|
lbu |
d,off(b) |
d <-- Zero-extended byte
from memory address b+off
off is 16-bit two's complement |
|
lh |
d,off(b) |
t <-- Sign-extended halfword
from memory address b+off
off is 16-bit two's complement |
|
lhu |
d,off(b) |
t <-- Zero-extended halfword
from memory address b+off
off is 16-bit two's complement |
|
lui |
d,const |
upper two bytes of $t <-- two byte const lower two bytes of $t <-- 0x0000 |
|
lw |
d,off(b) |
d <-- Word from memory address b+off
off is 16-bit two's complement. |
|
mfhi |
d |
d <-- hi ; Move
From Hi |
|
mflo |
d |
d <-- lo ; Move
From Lo |
|
mult |
s,t |
hi / lo < -- s * t ;
two's comp operands |
|
multu |
s,t |
hi / lo < -- s * t ;
unsigned operands |
|
nor |
d,s,$0 |
d <-- bitwise NOT of s |
|
nor |
d,s,t |
d <-- bitwise NOR of s with t |
|
or |
d,s,$0 |
d <-- s |
|
or |
d,s,t |
d <--bitwise OR of s with t |
|
ori |
d,$0,const |
d <-- zero-extended const |
|
ori |
d,s,const |
d <-- s OR zero-extended const |
|
sb |
d,off(b) |
byte at off+b <-- low-order byte
from register $d. off is 16-bit two's complement |
|
sh |
d,off(b) |
two bytes at off+b <-- two low-order bytes
from register $d. off is 16-bit two's complement |
|
sll |
$0,$0,0 |
no operation |
|
sll |
d,s,shft |
d <-- logical left shift of s by shft positions
where 0 <= shft <
32 |
|
slt |
d,s,t |
if s < t d <-- 1 else d <-- 0 two's comp. operands |
|
slti |
d,s,imm |
if s < imm d <-- 1 else d <-- 0 two's comp. operands |
|
sltiu |
d,s,imm |
if s < imm d <-- 1 else d <-- 0 unsigned operands |
|
sltu |
d,s,t |
if s < t d <-- 1 else d <-- 0 unsigned operands |
|
sra |
d,s,shft |
d <-- arithmetic right shift of s by shft positions
where 0 <= shft <
32 |
|
srl |
d,s,shft |
d <-- logical right shift of s by shft positions
where 0 <= shft <
32 |
|
sub |
d,s,t |
d <-- s - t; with overflow trap |
|
subu |
d,s,t |
d <-- s - t; no overflow trap |
|
sw |
d,off(b) |
Word at memory address (b+off) <-- $t b is a register. off is 16-bit twos complement. |
|
xor |
d,s,t |
d <-- bitwise exclusive or of s with t |
|
xori |
d,s,const |
d <-- bitwise exclusive or of s with const |
|
|
|
|
|
|
|
|
|
이페이지의 저작권은 |
||
|
제목: MIPS 소개 |
저자에게 있습니다 |
|
|
저자: 정재준(rgbi3307@nate.com) |
최근수정일:2009-01-18 |